特許
J-GLOBAL ID:200903048454004661
集合的特性を用いてメモリの閾電圧分布を測定する方法
発明者:
,
出願人/特許権者:
代理人 (1件):
特許業務法人快友国際特許事務所
公報種別:公開公報
出願番号(国際出願番号):特願2008-126456
公開番号(公開出願番号):特開2009-026436
出願日: 2008年05月13日
公開日(公表日): 2009年02月05日
要約:
【課題】記憶素子群における閾値電圧分布が変化しえることに対応する。【解決手段】記憶装置の記憶素子のセットの閾電圧分布は、制御ゲート電圧のスィーピングをおこなっているときに測定される記憶素子のセットの全体としての特性によって測定される。特性は、例えば伝導状態にある等の所定の条件を満たす記憶素子がいくつあるかを示す。例えば、特性は、セットの共有ソースにおいて測定されるセットの複合電流、電圧、又は静電容量であってもよい。制御ゲート電圧は、メモリダイの内部において発生させることができる。同様に、ビットライン電圧を変える等の手法により、伝導状態となった記憶素子をロックアウトしてそれらが特性に貢献しなくなるようにすることができる。将来的な読み出し動作におけるエラーを低減するために、閾電圧分布に基づいて新たな読み出し基準電圧が設定される。【選択図】図11
請求項(抜粋):
記憶装置を動作させる方法であり、
記憶素子のセットと、これに関連するワードラインとを備えるメモリダイの内部において、電圧スィープを発生させる工程と、
ワードラインに電圧スィープを印加する工程と、
電圧スィープを印加しているときの記憶素子のセットの特性を測定する工程と、
その特性に基づいて、記憶素子の閾電圧分布を設定する工程
を備える方法。
IPC (3件):
G11C 16/06
, G11C 16/04
, G11C 16/02
FI (4件):
G11C17/00 634E
, G11C17/00 633B
, G11C17/00 622E
, G11C17/00 641
Fターム (12件):
5B125BA02
, 5B125BA19
, 5B125CA21
, 5B125CA28
, 5B125DA03
, 5B125DA09
, 5B125DE13
, 5B125EA05
, 5B125EG16
, 5B125EH04
, 5B125FA01
, 5B125FA05
前のページに戻る