特許
J-GLOBAL ID:200903048467839924

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平5-071806
公開番号(公開出願番号):特開平6-089574
出願日: 1993年03月30日
公開日(公表日): 1994年03月29日
要約:
【要約】【目的】 スタンバイ状態における消費電力を低減しかつ、活性状態における動作速度を向上させることのできる半導体装置を提供することを目的とする。【構成】 NMOSトランジスタを含む半導体装置であって、非活性状態における回路の消費電力を最小にするための基板バイアスVBB1を発生する第1のバイアス発生回路30と、NMOSトランジスタの活性状態における電流駆動能力を最大にするための基板バイアスVBB2を発生する第2のバイアス発生回路31とを備え、バイアス選択回路32が、制御信号CNTに応答して、基板バイアスVBB1および基板バイアスVBB2の一方を選択してシリコン基板1に与え、活性状態とスタンバイ状態とでしきい値電圧を変化させることにより上記目的を達成する。
請求項(抜粋):
半導体基板と、前記半導体基板上に設けられ、活性状態とスタンバイ状態とで選択的に動作するMOSトランジスタとを含む回路において、トランジスタの動作を指定するための制御信号に応答して、スタンバイ状態において前記回路の消費電力を最小にするように選ばれた大きさの基板バイアス電圧を前記半導体基板に与え、活性状態において前記MOSトランジスタの電流駆動能力を最大にするように選ばれた大きさの基板バイアス電圧を前記半導体基板に与えるための基板バイアス電圧発生手段と、を含む半導体装置。
IPC (3件):
G11C 11/407 ,  G11C 11/413 ,  H03K 19/094
FI (3件):
G11C 11/34 354 F ,  G11C 11/34 335 C ,  H03K 19/094 D
引用特許:
審査官引用 (11件)
  • 特開平3-082151
  • 特開昭56-159892
  • 特開平2-294076
全件表示

前のページに戻る