特許
J-GLOBAL ID：200903048472404995
電源回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
畝本 正一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-336048
公開番号（公開出願番号）：特開平5-150848
出願日： 1991年11月26日
公開日（公表日）： 1993年06月18日
要約：
【要約】【目的】 減電時の出力トランジスタに供給すべきベース電流を適正値に制御して出力トランジスタの飽和を防止する。【構成】 基準電圧(Vref)と出力側からの帰還電圧(Vn)とを比較し、両者の差電圧に応じた電流を発生する増幅器(差動増幅器2)と、この増幅器が発生した電流がベース電流として供給され、そのベース電流に応じた電流を流す出力トランジスタ(4)と、この出力トランジスタに直列に接続されて安定化出力を発生するとともに前記増幅器に対する前記帰還電圧を発生する負荷抵抗とを備えた電源回路であって、前記出力トランジスタに加えられる電圧の低下を検出し、その電圧低下に応じた電流を前記出力トランジスタから取り出して前記出力トランジスタの前記ベース電流を調整する飽和防止回路(50)を備えたものである。
請求項（抜粋）：
基準電圧と出力側からの帰還電圧とを比較し、両者の差電圧に応じた電流を発生する増幅器と、この増幅器が発生した電流がベース電流として供給され、そのベース電流に応じた電流を流す出力トランジスタと、この出力トランジスタに直列に接続されて安定化出力を発生するとともに前記増幅器に対する前記帰還電圧を発生する負荷抵抗と、を備えた電源回路であって、前記出力トランジスタに加えられる電圧の低下を検出し、その電圧低下に応じた電流を前記出力トランジスタから取り出して前記出力トランジスタの前記ベース電流を調整する飽和防止回路を備えたことを特徴とする電源回路。
IPC (3件)：
G05F 1/56 320
, G05F 1/56 310
, G05F 5/00
