特許

J-GLOBAL ID：200903048472482430

画像補間処理装置

発明者： 沢田 康一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平8-206176
公開番号（公開出願番号）：特開平10-051685
出願日： 1996年08月05日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 メモリの構成等に自由度が高く、順次読み込みにより高速で画像補間処理をすることができる画像補間処理装置の提供を目的とする。【解決手段】 この画像補間処理装置において、DRAMアクセスコントロール回路2はすでに読み出した画像データのうち重複した画像データを再読しないで新たに必要な画像データのみを読み出し、メインメモリアドレス発生回路2はメインメモリ6の読み出しのスタートアドレスを変えてこれに増加分を累積加算することにより、新たに読み出す画像データの読み出しアドレスを生成する。画像処理演演算ブロック4は画像データに演算処理を施す。16画素バッファ5は最大16画素の画像データを一時的に蓄積してメインメモリ6に対してキャッシュ動作をする。

請求項（抜粋）：

指定した領域をアクセスするための仮想論理アドレスを順次発生する仮想論理アドレス発生手段と、上記仮想論理アドレス発生手段により発生された前仮想論理アドレスを記憶する前仮想論理アドレス記憶手段と、上記前仮想論理アドレスと現仮想論理アドレスから演算に必要な物理アドレスを生成する物理アドレス生成手段と、上記物理アドレスで指定されたデータを順次読み出す読み出し手段と、上記読み出し手段により読み出されたデータを一時的に蓄えるバッファと、上記バッファに蓄えられたデータに所定の演算を施す演算手段と、を備え、複数の画像データを用いて補間処理を行う際に、すでに前データの補間処理に用いた画像データについては上記読み出し手段による再読み込みをせず上記バッファに蓄えた前データを用いて、新たに必要となるデータのみを読み込むようにしたことを特徴とする画像補間処理装置。

IPC (7件)：

H04N 5/262 ,  G06T 3/40 ,  G09G 5/00 520 ,  G09G 5/36 520 ,  G09G 5/36 530 ,  H04N 1/00 ,  H04N 1/387

FI (7件)：

H04N 5/262 ,  G09G 5/00 520 V ,  G09G 5/36 520 C ,  G09G 5/36 530 G ,  H04N 1/00 G ,  H04N 1/387 ,  G06F 15/66 355 C