特許
J-GLOBAL ID:200903048490357864
I/O装置、通信装置、サーボモータ制御装置、制御システムおよびロボットシステム
発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2006-217942
公開番号(公開出願番号):特開2008-041022
出願日: 2006年08月10日
公開日(公表日): 2008年02月21日
要約:
【課題】 制御基板間のコネクタを小形(省配線)化、かつ信号の信頼性向上を図る。【解決手段】装置を統括するCPUが実装されたシリアルバス1次局側基板とI/Oなどの2次局側基板に、パラレルシリアル変換回路をそれぞれ設置して、各基板間をパラレルバスからシリアルバスに変換して配線することで省配線化とコネクタの小形化を実現する。【選択図】図1
請求項(抜粋):
装置を統括するCPUのアドレス情報、データ情報および制御信号を扱うパラレルバスをシリアルバスに双方向に変換する1次局側パラレルシリアル変換回路を搭載し、当該パラレルシリアル変換回路から出力されるシリアルバスがコネクタに配線されたCPU基板と、
前記I/Oデバイスへ接続されたアドレス情報、データ情報および制御信号を扱うパラレルバスをシリアルバスに双方向に変換する2次局側パラレルシリアル変換回路を搭載し、当該パラレルシリアル変換回路から出力されるシリアルバスがコネクタに配線されたI/O基板と、を備え、
前記CPU基板と前記I/O基板それぞれのシリアルバスを互いにコネクタを介して接続し、前記CPUがシリアルバス通信を非同期で処理することを特徴とするI/O装置。
IPC (2件):
FI (2件):
G06F13/38 350
, G05B19/414 R
Fターム (6件):
3C269BB01
, 3C269KK02
, 3C269KK06
, 5B077FF01
, 5B077HH03
, 5B077NN02
引用特許:
出願人引用 (2件)
-
特許第3363063号公報(第10頁、図1)
-
特許第2578773号公報(第5頁、図1)
前のページに戻る