特許

J-GLOBAL ID：200903048500675428

CVD装置及び半導体装置の製造方法

発明者： 小野寺 利弥
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-386682
公開番号（公開出願番号）：特開2003-188159
出願日： 2001年12月19日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】パーティクルを低減しつつメンテナンス頻度を少なくするCVD装置及び半導体装置の製造方法を提供する。【解決手段】図示しない半導体ウェハの載置される支持部が含まれる処理室11内の壁面あるいは支持部(ジグ)の石英部材12において、成膜時に派生する堆積物の膜種と逆のストレスを有するバッファ膜13がコーティングされている。(a)は、石英部材12に直接バッファ膜13がコーティングされているタイプ、(b)は、成膜時に派生する堆積物の膜14上にバッファ膜13がコーティングされているタイプである。半導体ウェハ上への成膜(14)とバッファ膜13の交互の積層は複数層あってもよい。互いの逆ストレスによって応力を均衡に近付けるようにしている。

請求項（抜粋）：

半導体ウェハの載置される支持部が含まれる処理室内に、成膜時に派生する堆積物の膜種と逆のストレスを有するバッファ膜がコーティングされていることを特徴とするCVD装置。

IPC (2件)：

H01L 21/31 ,  C23C 16/44

FI (2件)：

H01L 21/31 B ,  C23C 16/44 J

Fターム (16件)：

4K030AA06 ,  4K030AA13 ,  4K030BA40 ,  4K030CA04 ,  4K030DA06 ,  4K030FA10 ,  4K030KA09 ,  4K030LA15 ,  5F045AA06 ,  5F045AB33 ,  5F045BB08 ,  5F045BB15 ,  5F045DP19 ,  5F045DP20 ,  5F045EB05 ,  5F045EB11