特許
J-GLOBAL ID：200903048503986092
加算回路及び加算装置
発明者：
出願人/特許権者：
代理人 (1件)：
柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平10-012587
公開番号（公開出願番号）：特開平11-212765
出願日： 1998年01月26日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 小規模の回路で高速の減算もできる加算回路及び該加算回路を複数個備えた加算装置を提供する。【解決手段】 部分和生成部21は入力信号X,Y、キャリ入力信号Ci及びボロー入力信号Biを入力し、該各信号の値の“1”が偶数の場合に部分和SMとして“0”を生成し、奇数の場合に“1”を生成する。キャリ生成部22は入力信号X,Y、キャリ入力信号Ci及びボロー入力信号Biを入力し、該各信号のうちの2つ以上の値が“1”で且つボロー入力信号Biが“0”の場合にキャリ出力信号Coとして“1”を生成し、他の場合に“0”を生成する。ボロー生成部23は入力信号X,Y及びボロー入力信号Biを入力し、該入力信号X,Yが“0”で且つ該ボロー入力信号Biが“1”の場合にボロー出力信号Boとして“1”を生成し、他の場合に“0”を生成する。
請求項（抜粋）：
1桁の2進数で表わされた第1、第2の入力信号、下位の桁上げを示すキャリ入力信号、及び下位の桁借りを示すボロー入力信号を入力し、該各信号が示す値の第1の論理値の数が偶数の場合に該各信号の部分和として該第1の論理値を反転した第2の論理値を生成し、奇数の場合に該部分和として該第1の論理値を生成する部分和生成部と、前記第1、第2の入力信号、キャリ入力信号、及びボロー入力信号を入力し、該第1の入力信号、第2の入力信号及びキャリ入力信号のうちの2つ以上の信号の示す値が前記第1の論理値で且つ前記ボロー入力信号が前記第2の論理値の場合に上位に対する桁上げを示すキャリ出力信号として該第1の論理値を生成し、他の場合には該第2の論理値を生成するキャリ生成部と、前記第1、第2の入力信号、及びボロー入力信号を入力し、該第1及び第2の入力信号が前記第2の論理値で且つ該ボロー入力信号が前記第1の論理値の場合に上位に対する桁借りを示すボロー出力信号として該第1の論理値を生成し、他の場合には該第2の論理値を生成するボロー生成部とを、備えたことを特徴とする加算回路。
FI (2件)：
G06F 7/50 A
, G06F 7/50 Q
