特許

J-GLOBAL ID：200903048538056349

ボルテージホロワ及びそのオフセットキャンセル回路並びに液晶表示装置及びそのデータドライバ

発明者： 國分 政利 ,  鵜戸 真也 ,  土屋 主税
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 眞吉
公報種別：公開公報
出願番号（国際出願番号）：特願2001-367832
公開番号（公開出願番号）：特開2003-168936
出願日： 2001年11月30日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】オフセットキャンセル準備期間を短縮する。【解決手段】差動増幅回路11のカレントミラー回路14の第1及び第2の電流端にそれぞれ差動対入力回路16のMOSトランジスタM8及びM9のドレインが接続され、MOSトランジスタM9のゲートに参照電位Vrefが印加され、差動増幅回路11の差動対MOSトランジスタM1及びM2のゲート間にスイッチSW1が接続され、出力バッファ回路12の出力端VOとMOSトランジスタM1のゲートとの間にスイッチSW2が接続され、該出力端VOとMOSトランジスタM8のゲートとの間にスイッチSW3が接続されている。オフセットキャンセル準備期間では、スイッチSW1及びSW3がオンにされスイッチSW2がオフにされる。次に、スイッチSW1〜SW3のオンとオフが逆にされて、オフセットがキャンセルされた電位VOが出力される。

請求項（抜粋）：

負荷としてカレントミラー回路を備えた差動増幅回路と該差動増幅回路に後続された出力バッファ回路とを有するボルテージホロワのオフセット電圧をキャンセルするオフセットキャンセル回路において、該カレントミラー回路の第1及び第2の電流端にそれぞれ第1及び第2のトランジスタの電流路一端が接続され、該第2のトランジスタのゲートに参照電位が印加される差動対入力回路と、該差動増幅回路の反転入力端と非反転入力端との間に接続された第1スイッチと、該出力バッファ回路の出力端と該反転入力端との間に接続され、該第1スイッチとオン/オフが逆に制御される第2スイッチと、該出力バッファ回路の出力端と該第1のトランジスタのゲートとの間に接続され、該第1スイッチと連動してオン/オフ制御される第3スイッチと、該該第1のトランジスタのゲートと所定電位との間に接続されたキャパシタと、を有することを特徴とするボルテージホロワ用オフセットキャンセル回路。

IPC (8件)：

H03F 3/34 ,  G09G 3/20 611 ,  G09G 3/20 623 ,  G09G 3/36 ,  H03F 1/34 ,  H03F 3/345 ,  H03F 3/45 ,  H03F 3/50

FI (9件)：

H03F 3/34 A ,  G09G 3/20 611 H ,  G09G 3/20 623 B ,  G09G 3/36 ,  H03F 1/34 ,  H03F 3/345 B ,  H03F 3/45 A ,  H03F 3/45 B ,  H03F 3/50

Fターム (108件)：

5C006AA16 ,  5C006BC11 ,  5C006BF25 ,  5C006FA14 ,  5C006FA20 ,  5C006FA56 ,  5C080AA10 ,  5C080DD03 ,  5C080DD09 ,  5C080EE29 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ05 ,  5J066AA01 ,  5J066AA45 ,  5J066AA47 ,  5J066CA00 ,  5J066CA13 ,  5J066CA78 ,  5J066FA09 ,  5J066HA10 ,  5J066HA17 ,  5J066HA19 ,  5J066HA29 ,  5J066HA40 ,  5J066KA02 ,  5J066KA03 ,  5J066KA09 ,  5J066MA11 ,  5J066MA21 ,  5J066ND01 ,  5J066ND14 ,  5J066ND22 ,  5J066ND23 ,  5J066PD01 ,  5J066SA08 ,  5J066TA01 ,  5J066TA06 ,  5J090AA01 ,  5J090AA45 ,  5J090AA47 ,  5J090CA00 ,  5J090CA13 ,  5J090CA78 ,  5J090DN01 ,  5J090FA09 ,  5J090HA10 ,  5J090HA17 ,  5J090HA19 ,  5J090HA29 ,  5J090HA40 ,  5J090KA02 ,  5J090KA03 ,  5J090KA09 ,  5J090MA11 ,  5J090MA21 ,  5J090MN01 ,  5J090SA08 ,  5J090TA01 ,  5J090TA06 ,  5J091AA01 ,  5J091AA45 ,  5J091AA47 ,  5J091CA00 ,  5J091CA13 ,  5J091CA78 ,  5J091FA09 ,  5J091HA10 ,  5J091HA17 ,  5J091HA19 ,  5J091HA29 ,  5J091HA40 ,  5J091KA02 ,  5J091KA03 ,  5J091KA09 ,  5J091MA11 ,  5J091MA21 ,  5J091SA08 ,  5J091TA01 ,  5J091TA06 ,  5J500AA01 ,  5J500AA45 ,  5J500AA47 ,  5J500AC00 ,  5J500AC13 ,  5J500AC78 ,  5J500AF09 ,  5J500AH10 ,  5J500AH17 ,  5J500AH19 ,  5J500AH29 ,  5J500AH40 ,  5J500AK02 ,  5J500AK03 ,  5J500AK09 ,  5J500AM11 ,  5J500AM21 ,  5J500AS08 ,  5J500AS09 ,  5J500AT01 ,  5J500AT06 ,  5J500DN01 ,  5J500DN14 ,  5J500DN22 ,  5J500DN23 ,  5J500DP01 ,  5J500ND01 ,  5J500NM01

引用特許：

審査官引用 (2件)

• オペアンプおよびそのオフセットキャンセル回路
  公報種別：公開公報   出願番号：特願2000-105980   出願人：富士通株式会社
• アナログ出力回路
  公報種別：公開公報   出願番号：特願2000-144347   出願人：三菱電機株式会社