特許
J-GLOBAL ID：200903048561670356
半導体装置の製法
発明者：
,
出願人/特許権者：
代理人 (1件)：
朝日奈 宗太 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-110050
公開番号（公開出願番号）：特開平5-304277
出願日： 1992年04月28日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】 フラッシュメモリ素子と読出し専用メモリ素子とを併有する半導体装置の読出し専用メモリ素子を半導体装置の製造工程中に書き込んで、製品化後に書き込まなくても読み出せる半導体装置の簡単な製法を提供する。【構成】 フラッシュメモリの製造工程中で、ゲート電極5(フローティングゲート)形成前にROM素子部分のみ第1のスレッショルド電圧制御用不純物を導入する工程と第2のスレッショルド電圧制御用不純物を導入する工程とを追加してROM素子部分の書込みを行い、他はフラッシュメモリ素子と同じ工程で製造する。
請求項（抜粋）：
電気的に書込み、読出し、消去可能な不揮発性メモリ素子と読出し専用のメモリ素子とを有する半導体装置の製法であって、前記読出し専用のメモリ素子がスレッショルド電圧を制御する不純物の導入により「0」または「1」の2状態の書込みが行われ、他の工程は前記不揮発性メモリ素子と同一工程で形成されてなる半導体装置の製法。
IPC (2件)：
H01L 27/115
, H01L 27/112
H01L 27/10 434
, H01L 27/10 433
