特許
J-GLOBAL ID：200903048567578281
位相同期式周波数シンセサイザ
発明者：
,
出願人/特許権者：
代理人 (1件)：
茂泉 修司
公報種別：公開公報
出願番号（国際出願番号）：特願平4-312187
公開番号（公開出願番号）：特開平6-164387
出願日： 1992年11月20日
公開日（公表日）： 1994年06月10日
要約：
【要約】【目的】 分周比設定回路が第1及び第2の分周比をそれぞれ第1及び第2の分周器に設定することにより多段階の周波数切替を行って所望の周波数への引込を行う位相同期式(PLL)周波数シンセサイザにおいて、スイッチを用いずに高速の周波数引込を行うを実現する。【構成】 分周比設定回路が、出力周波数の切替信号により第1及び第2の分周比をそれぞれ同時に第1及び第2の分周器に設定する。
請求項（抜粋）：
基準発振周波数信号発生器(1) からの基準発振周波数信号を分周比設定回路(7) によって第1の分周比(M) が設定される第1の可変分周器(2) で分周し、この第1の可変分周器(2) の出力信号と電圧制御発振器(5) からのシンセサイザ出力信号を該分周比設定回路(7) によって第2の分周比(N')が設定される第2の可変分周器(6) で分周した信号とを位相比較器(3) で比較しその位相差に応じた電圧信号をループフィルタ(4) を介して該電圧制御発振器(5) に制御信号として与える位相同期式周波数シンセサイザにおいて、該分周比設定回路(7) が、出力周波数の切替信号(s) により該第1及び第2の分周比(M,N')をそれぞれ同時に該第1及び第2の分周器(2,6) に設定することを特徴とした位相同期式周波数シンセサイザ。
IPC (2件)：
FI (2件)：
H03L 7/18 B
, H03L 7/10 G
