特許

J-GLOBAL ID：200903048573033882

データ処理装置及びその制御回路

発明者： 清水 徹 ,  岩田 俊一 ,  土居 俊雄 ,  水垣 重生
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-120014
公開番号（公開出願番号）：特開平6-332695
出願日： 1993年05月21日
公開日（公表日）： 1994年12月02日
要約：

【要約】【目的】 「レジスタ上の特定のバイト位置に対してデータの挿入, 抽出を行う処理」を高速かつ短い命令コードサイズで実現することが可能なデータ処理装置及びその制御回路の提供を目的とする。【構成】 オペレーションコード部4011, 4014, ソースオペランド指定部4012, デスティネーションオペランド指定部4015にて構成される命令コードをデコードするマイクロデコーダ250 を備え、デコード結果からデスティネーションレジスタ上の特定のビット領域(オペレーションコード部4014の値によって定まる領域)にソースデータ(汎用レジスタファイル206 のレジスタまたはメモリ104)をの特定のビット領域を挿入したり、ソースレジスタ上の特定のビット領域(オペレーションコード部4011の値によって定まる領域)を抽出してデスティネーション(汎用レジスタファイル206 のレジスタまたはメモリ104)の特定のビット領域に格納するように構成されている。

請求項（抜粋）：

オペレーション指定部,ソースオペランド指定部,デスティネーションオペランド指定部を含む命令コードがディジタルコードで構成された命令を実行するデータ処理装置であって、命令コードをデコードする命令デコード手段と、前記命令デコード手段がデコードした命令コードのソースオペランド指定部をデコードしてソースデータを指定するデータ指定手段と、前記命令デコード手段がデコードした命令コードのデスティネーションオペランド指定部をデコードしてデスティネーションレジスタを指定するレジスタ指定手段と、前記命令デコード手段がデコードした命令コードのオペレーション指定部をデコードして1又は複数のビットで構成される操作対象のビット列のソースデータ上の位置及びデスティネーションレジスタ上の位置を指定する位置指定手段と、1又は複数のレジスタを有し、その内の少なくとも一つが前記レジスタ指定手段がデスティネーションレジスタとして指定するレジスタファイルと、前記データ指定手段が指定したソースデータを読み出すデータ読み出し手段と、前記レジスタ指定手段が指定したレジスタに格納されているデータ中の前記位置指定手段が指定する位置のビット列を、ソースデータ中の前記位置指定手段が指定するビット列の位置に挿入するデータ挿入手段と、前記命令デコード手段がデコードしたオペレーション指定部が所定のコードである場合に、前記データ挿入手段を動作させる制御手段とを備えたことを特徴とするデータ処理装置。

IPC (3件)：

G06F 9/305 ,  G06F 7/00 ,  G06F 9/34 330

FI (2件)：

G06F 9/30 340 E ,  G06F 7/00 R