特許
J-GLOBAL ID：200903048583109631
E/Dモード半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-148708
公開番号（公開出願番号）：特開平5-121451
出願日： 1991年06月20日
公開日（公表日）： 1993年05月18日
要約：
【要約】【目的】 本発明は、E/Dモード半導体装置及びその製造方法に関し、E/Dモード各トランジスタのゲート電極に於けるゲート特性が両方とも良好になるような半導体とショットキ接合を生成できるようにすることを目的する。【構成】 Eモード・トランジスタのゲート電極33とDモード・トランジスタのゲート電極34とがショットキ接合を生成するためにコンタクトするAlGaAs(或いはInGaP)からなっていて且つEモード・トランジスタのゲート電極33がコンタクトする領域の厚さd1 がDモード・トランジスタのゲート電極34がコンタクトする領域の厚さd2 に比較して薄く形成されているキャリヤ供給層23を備えるよう構成する。
請求項（抜粋）：
エンハンスメント・モード・ヘテロ接合トランジスタのゲート電極とディプレッション・モード・ヘテロ接合トランジスタのゲート電極とがショットキ接合を生成する為にコンタクトするAlGaAsからなっていて且つエンハンスメント・モード・ヘテロ接合トランジスタのゲート電極がコンタクトする領域の厚さがディプレッション・モード・ヘテロ接合トランジスタのゲート電極がコンタクトする領域の厚さに比較して薄く形成されているキャリヤ供給層を備えてなることを特徴とするE/Dモード半導体装置。
IPC (2件)：
H01L 21/338
, H01L 29/812
