特許

J-GLOBAL ID：200903048593573557

半導体集積回路実装パツケージ

発明者： 伊藤 健志 ,  須藤 俊夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-217288
公開番号（公開出願番号）：特開平5-055305
出願日： 1991年08月28日
公開日（公表日）： 1993年03月05日
要約：

【要約】【目的】 リードフレームの微細パターン化および多ピン化を実現し、なおかつ電源ノイズの問題を構造が煩雑になることなく解消して、信頼性が高く製造コストも低廉な半導体集積回路実装パッケージを提供する。【構成】 LSIチップの四周およびその四周に沿って列設されたインナーリード5の先端部の配列方向がそのアウターリード6の配列方向に対して30度から45度の角度をなすように配設されていることで、そのLSIチップの四隅に最も近い接続端子を電源系回路の接続端子としこれに接続する導体リード13の長さがその実装パッケージの複数の導体リードのうち最短となるようにしている。これにより、電源系回路の自己インダクタンスを減少させ、そのスイッチング時の電源電位の変動に起因するノイズの発生を抑制している。

請求項（抜粋）：

半導体集積回路チップと、前記半導体集積回路チップの四周に沿うように列設され該半導体集積回路チップの接続端子に電気的に接続される先端部が配設されたインナーリードと、該インナーリードに連なり、外部回路に接続されるアウターリードとを有し、外形が正方形ないしは長方形で前記アウターリードが四周に列設されてなる半導体集積回路実装パッケージにおいて、前記インナーリードの先端部の配列方向が前記アウターリードの配列方向に対して30度から45度の角度をなすように配設されてなることを特徴とする半導体集積回路実装パッケージ。