特許

J-GLOBAL ID：200903048601018681

半導体装置及びその製造方法

発明者： 山内 庄一 ,  浦上 泰
出願人/特許権者： 株式会社デンソー
代理人 (1件)： 伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-079344
公開番号（公開出願番号）：特開2001-267574
出願日： 2000年03月16日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 パワーMOSFETと周辺素子とを同一基板に形成する場合において、周辺素子の拡散抵抗の濃度制御が容易に行えるようにする。【解決手段】 パワーMOSFETが配置される領域にトレンチ8を形成し、周辺素子が配置される領域にトレンチ9を形成する。そして、トレンチ8、9内にn-型エピタキシャル膜22、p型エピタキシャル膜23、n+型エピタキシャル膜24を積層形成する。この後、上記積層膜22〜24を平坦化する。これにより、トレンチ9内にもn-型領域11が形成される。そして、n-型領域11にイオン注入等を行うことで、p型ウェル層12を形成する。これにより、高濃度なn+型基板1に周辺素子を直接形成しなくても良くなるため、周辺素子の拡散抵抗の濃度制御を容易に行うことができる。

請求項（抜粋）：

主表面(1a)と裏面(1b)とを有してなる高濃度な第1導電型の半導体基板(1)上に、パワーMOSFETと周辺素子とを共に形成してなる半導体装置であって、前記半導体基板には、前記パワーMOSFETが配置される領域に第1トレンチが形成されていると共に、前記周辺素子が配置される領域に第2トレンチが形成されおり、前記第2トレンチ内に第2導電型のウェル層(12)が備えられていることを特徴とする半導体装置。

IPC (5件)：

H01L 29/78 656 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 21/8234 ,  H01L 27/06

FI (4件)：

H01L 29/78 656 G ,  H01L 29/78 656 B ,  H01L 29/78 653 A ,  H01L 27/06 102 A

Fターム (15件)：

5F048AA01 ,  5F048AA04 ,  5F048AC06 ,  5F048AC10 ,  5F048BA01 ,  5F048BA13 ,  5F048BA16 ,  5F048BC03 ,  5F048BE01 ,  5F048BE02 ,  5F048BE03 ,  5F048BE05 ,  5F048BG05 ,  5F048BH01 ,  5F048DA00

引用特許：

出願人引用 (2件)

• 特開平3-082138
  
• 特開昭58-164258
  

審査官引用 (4件)

• 特開平3-082138
  
• 特開平3-082138
  
• 特開昭58-164258
  
• 特開昭58-164258