特許

J-GLOBAL ID：200903048602290261

半導体記憶装置

発明者： 徳田 泰信
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-233393
公開番号（公開出願番号）：特開平5-074189
出願日： 1991年09月12日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】冗長機能を備えた半導体記憶装置の不良救済率を上げ、製品の歩留まり向上を図る。【構成】複数のデータビットの出力を行なう半導体記憶装置において、正規メモリセルと、冗長メモリセルと、冗長アドレスデコード回路をデータビットごとに備え、各データビットごとに独立したアドレスで不良メモリセルの救済を行う。【効果】また複数の不良メモリセルの救済に対し冗長メモリセルの数を増やす必要がなくチップ面積を節減できる。

請求項（抜粋）：

外部から与えられたアドレス信号に対し複数のデータビットの出力を行なう半導体記憶装置において、正規メモリセルと、冗長メモリセルと、該冗長メモリセルを前記正規メモリセルに置き換えて選択するための冗長アドレスデコード回路を前記データビットごとに備え、各データビットごとに独立したアドレスで不良メモリセルの救済を可能にしたことを特徴とする半導体記憶装置。