特許
J-GLOBAL ID：200903048611789384
電力用半導体装置
発明者：
,
出願人/特許権者：
代理人 (3件)：
吉田 茂明
, 吉竹 英俊
, 有田 貴弘
公報種別：再公表公報
出願番号（国際出願番号）：JP2001002875
公開番号（公開出願番号）：WO2002-082541
出願日： 2001年04月02日
公開日（公表日）： 2002年10月17日
要約：
本発明は電力用半導体装置に関し、特に複数の電力用半導体素子を内蔵する電力用半導体装置において、ワイヤ配線の長さの差異に起因するインピーダンスの差異を低減できるとともに、主回路端子と外部との電気的な接続が容易で、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくい電力用半導体装置を提供することを目的とする。そして、上記目的を達成するために、底面基板(12)の上部に、矩形環状の配線基板(10)が配設され、配線基板(10)は底面基板(12)の端縁部上方を覆うように配設され、底面基板(12)の中央部は開口部となっており、主コレクタ電極端子(4)および主エミッタ電極端子(5)は、当該開口部を通過して、樹脂ケース(11)の開口部から突出して外部と電気的に接続可能な構成となっている。また、制御エミッタパッド(71)およびゲートパッド(81)は均等な長さのワイヤ配線(WR)を介して、制御エミッタ電極およびゲート電極と電気的に接続される。
請求項（抜粋）：
底面基板(12)と、
所定の回路パターンを有し、前記底面基板上に配設される少なくとも1つの絶縁基板(3)と、
前記少なくとも1つの絶縁基板上に設けられた複数の電力用スイッチング素子(1)と、
前記複数の電力用スイッチング素子(1)のそれぞれのゲート電極に電気的に共通に接続されるゲート配線パターン(28)を少なくとも有する基板(10、20)と、を備え、
前記基板は、前記底面基板(12)の上方に部分的に配設され、
前記ゲート配線パターンは、前記複数の電力用スイッチング素子(1)のそれぞれの前記ゲート電極と、均等な電気的接続長さを有する接続手段で接続される、電力用半導体装置。
IPC (2件)：
FI (1件)：
前のページに戻る
