特許

J-GLOBAL ID：200903048644833125

半導体装置の製造方法

発明者： 豆谷 智治 ,  清水 雅裕 ,  塚本 克博 ,  新井 肇 ,  小林 平治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-317110
公開番号（公開出願番号）：特開平6-163844
出願日： 1992年11月26日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 素子の微細化に際し、狭チャネル効果を抑制しかつ基板バイアス効果を小さく抑えた半導体装置の製造方法を提供する。【構成】 素子形成領域を分離するように厚い分離酸化膜をシリコン基板1の表面に選択的に形成する。厚い分離酸化膜を通じて不純物をシリコン基板1の領域内にイオン注入する。それにより、分離酸化膜の下に位置するシリコン基板1の領域に不純物濃度ピーク位置51b,61bを有するレトログレードウェル51,61を形成する。その後、分離酸化膜の上方部分を除去することにより、膜厚が減じられた分離酸化膜21が形成される。分離酸化膜21は縮小された素子間分離長Lを有する。

請求項（抜粋）：

素子形成領域を分離するように所定の厚みを有する分離絶縁膜を半導体基板の主表面に選択的に形成する工程と、前記半導体基板の主表面の上方から前記分離絶縁膜を通じて不純物を前記半導体基板の領域内に導入することにより、前記分離絶縁膜の下に位置する前記半導体基板の領域に一定の不純物濃度分布を有するウェル領域を形成する工程と、前記ウェル領域を形成した後、前記分離絶縁膜の表面部分を除去する工程と、を備えた半導体装置の製造方法。

IPC (3件)：

H01L 27/092 ,  H01L 21/76 ,  H01L 27/108

FI (2件)：

H01L 27/08 321 B ,  H01L 27/10 325 H

引用特許：

審査官引用 (4件)

• 特開平3-142856
  
• 特開平3-142856
  
• 特開平2-309653
  
• 特開平2-305468