特許
J-GLOBAL ID：200903048645902791
開孔の形成工程を有する半導体装置の製造方法
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-074305
公開番号（公開出願番号）：特開平9-266251
出願日： 1996年03月28日
公開日（公表日）： 1997年10月07日
要約：
【要約】【課題】 被エッチング膜の段差下部の位置にエッチングで開孔を形成する、又は被エッチング膜の凹部底部に該当する位置にエッチングにより開孔を形成する際、下地のエッチングの保護が不充分になることを防止した、開孔の形成工程を有する半導体装置の製造方法を提供する。【解決手段】 ?@半導体基板10上に形成された段差上に、被エッチング膜7を形成し、該被エッチング膜の段差下部の位置にエッチングにより開孔5を形成する際、開孔を形成する段差下部の位置に、段差を緩和する充填部9を形成する。?A半導体基板10上に2以上の凸部3a,3bを形成することにより凸部間に凹部4が形成され、凹部上に被エッチング膜7を形成し、該被エッチング膜の凹部底部の位置にエッチングにより開孔を形成する際、凹部4に充填部9を形成する。
請求項（抜粋）：
半導体基板上に形成された段差上に、被エッチング膜を形成し、該被エッチング膜の段差下部の位置にエッチングにより開孔を形成する工程を有する半導体装置の製造方法において、上記エッチングにより開孔を形成する段差下部の位置に、段差を緩和する充填部を形成することを特徴とする開孔の形成工程を有する半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/90 C
, H01L 21/28 L
