特許

J-GLOBAL ID：200903048679748139

CPUの異常検出装置

発明者： 中園 秀己 ,  平野 誠治 ,  大坪 善徳
出願人/特許権者： マツダ株式会社
代理人 (1件)： 大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-065881
公開番号（公開出願番号）：特開平8-263326
出願日： 1995年03月24日
公開日（公表日）： 1996年10月11日
要約：

【要約】【目的】バッテリ電源に接続されたCPUの消費電力を効果的に低減できるCPUの異常検出装置を提案する。【構成】W/W回路107は、第1リセット回路107aと、第2リセット回路107bと、パルス出力回路107cからなる。第1リセット回路107aは、ポートP0から出力される信号により、CPU100のポートRESETにリセット信号を出力する。この第1リセット回路107aからリセット信号が出力される周期は、抵抗R3、コンデンサC3により定められる。第2リセット回路107bは、第1リセット回路107aと同様に、CPU100のポートRESETにリセット信号を出力する。この第2リセット回路107bからリセット信号が出力される周期は、抵抗R4、コンデンサC4により定められる。そして、第2リセット回路107bのリセット周期は、パルス出力回路107cからのパルス信号出力周期よりも長く設定される。

請求項（抜粋）：

所定条件が成立した場合、CPUに対してリセット信号を出力するCPUの異常検出装置において、バッテリ電源が供給されて、第1の周期毎に前記CPUの異常を検出する第1の異常検出回路と、前記バッテリ電源以外の電源が供給されて、第2の周期毎に前記CPUの異常を検出する第2の異常検出回路と、前記CPUがスリープ状態の場合、このスリープ状態を一時的に解除するために該CPUに対して所定期間毎にスリープ解除信号を出力する出力手段とを備え、前記バッテリ電源以外の電源がオフの状態における、前記第1の周期を前記第2の周期よりも長く設定すると共に、前記所定期間を前記第1の周期よりも短く設定したことを特徴とするCPUの異常検出装置。

IPC (2件)：

G06F 11/30 310 ,  G06F 1/32

FI (2件)：

G06F 11/30 310 B ,  G06F 1/00 332 B