特許

J-GLOBAL ID：200903048704959590

半導体集積回路装置

発明者： 宮▲崎▼ 祐行 ,  石橋 孝一郎 ,  秋田 庸平
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-303615
公開番号（公開出願番号）：特開2000-134088
出願日： 1998年10月26日
公開日（公表日）： 2000年05月12日
要約：

【要約】【課題】 MOSトランジスタによって構成される半導体集積回路において、主回路の動作速度を直接検出し、CMOS回路の特性変動を高精度で制御し、動作速度向上と消費電力抑制を可能とする半導体集積回路を提供することにある。【解決手段】 主回路を1線式論理回路と2線式論理回路で構成し、制御電圧発生回路を用いて2線式論理回路の動作速度の変化に対応した電源電圧あるいは基板バイアスの少なくとも一方を主回路へ供給することで、主回路の遅延時間が常に一定となるようにする。【効果】 回路を構成しているMOSトランジスタのスイッチング速度やしきい値を制御することによりCMOS回路の特性変動を抑制し、動作速度の向上と消費電力の抑制を可能とする。主回路に1線式論理回路と2線式論理回路を混在させることで、特性変動を抑制すべき半導体集積回路の動作速度を直接検出でき、制御精度を向上できる。

請求項（抜粋）：

2線で論理を表現する2線式論理回路を含む論理回路と、上記論理回路を構成するMOSトランジスタの電源電圧または基板バイアスの少なくとも一方を発生する制御電圧発生回路から構成され、上記制御電圧発生回路は上記2線式論理回路の動作速度を制御するように電源電圧または基板バイアスの少なくとも一方を発生することを特徴とする、半導体集積回路装置。

IPC (4件)：

H03K 19/0948 ,  H01L 27/04 ,  H01L 21/822 ,  H03K 19/094

FI (3件)：

H03K 19/094 B ,  H01L 27/04 G ,  H03K 19/094 D

Fターム (25件)：

5F038BB02 ,  5F038BG06 ,  5F038BG07 ,  5F038BG09 ,  5F038CD06 ,  5F038CD07 ,  5F038CD09 ,  5F038CD17 ,  5F038DF01 ,  5F038DF03 ,  5F038DF08 ,  5F038DF14 ,  5F038DT12 ,  5F038EZ08 ,  5F038EZ20 ,  5J056AA00 ,  5J056BB21 ,  5J056BB60 ,  5J056CC14 ,  5J056DD13 ,  5J056DD28 ,  5J056EE04 ,  5J056EE11 ,  5J056FF01 ,  5J056KK03