特許
J-GLOBAL ID：200903048706904377
半導体集積回路
発明者：
,
,
,
,
出願人/特許権者：
,
代理人 (1件)：
作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-235017
公開番号（公開出願番号）：特開2000-067581
出願日： 1989年03月20日
公開日（公表日）： 2000年03月03日
要約：
【要約】【課題】 低い動作電圧の際の交差結合された2つのCMOSインバータからなる回路の動作時の高速性と待機時の低消費電力とを両立させる。【解決手段】 CMOSインバータに含まれるMOSトランジスタのしきい値電圧を、動作時には相対的に小さく(図22(b), f点)し、待機時には相対的に大きく(図22(b), g点)する。しきい値電圧を変化させる1手段は、MOSトランジスタが形成されるウェルの電位を変化させることにより実現できる。【効果】 交差結合された2つのCMOSインバータからなる回路の動作時の高速性と待機時の低消費電力とを両立が図れる。
請求項（抜粋）：
第1CMOSインバータと第2CMOSインバータとが交差結合された回路を複数個含む半導体集積回路であって、前記第1CMOSインバータは直列接続されたP形の第1MOSトランジスタとN形の第2MOSトランジスタとを含み、前記第2CMOSインバータは直列接続されたP形の第3MOSトランジスタとN形の第4MOSトランジスタとを含み、前記第1から第4MOSトランジスタは、前記回路の待機時におけるしきい値電圧が、前記回路の動作時におけるしきい値電圧よりも大きくなるようそのしきい値電圧が制御されることを特徴とする半導体集積回路。
IPC (2件)：
G11C 11/409
, G11C 11/407
G11C 11/34 353 E
, G11C 11/34 354 F
