特許
J-GLOBAL ID：200903048707579127
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願平5-348949
公開番号（公開出願番号）：特開平7-198796
出願日： 1993年12月28日
公開日（公表日）： 1995年08月01日
要約：
【要約】【目的】 半導体積回路装置のダイナミックBTを、唯1つの外部ピンからの信BT号入力により行なう。【構成】 BTボード1には唯1つのBT入力4のみ及び電源が、半導体積回路装置2に入力される。BT入力は半導体積回路装置内部においてBT入力検出回路6に入力され、BT入力検出回路6の出力は内部クロック発生回路7の入力に接続されている。内部クロック発生回路7の出力は複数の内部パターン発生回路8の入力に接続され、切換回路9を介して従来の機能部3に入力される。これによって1つのBT入力のみで、BTを行なうための基本的な内部信号パターンを発生させ、ダイナミックBTの実施を容易にする。
請求項（抜粋）：
バーン-インテストのためのテスト信号の入力の有無を検出するテスト信号検出回路と、前記テスト信号の入力有りが検出されると所定の周波数のクロックを発生させる内部クロック発生回路と、前記クロックに基づいて複数の信号パターンを生成して該信号パターンに対応する出力端に出力する内部パターン生成回路と、該内部信号生成回路の各出力端及び各外部ピンに夫々接続される複数組の入力を有し、前記各信号パターンと前記外部ピンからの各外部信号入力との何れかを、前記テスト信号の入力の有無に基づいて夫々選択する入力切換回路と、該入力切換回路で選択された各入力を受けて作動する内部機能回路とを備えることを特徴とする半導体集積回路装置。
IPC (3件)：
G01R 31/28
, G01R 31/26
, H01L 21/66
