位相累算装置

発明者：
出願人/特許権者：
代理人 (1件)：長谷川次男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-194271
公開番号（公開出願番号）：特開平6-104643
出願日： 1993年07月09日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】10進数で定義された周波数分解能等を有する信号を、2進法で構成されたデジタル・ハードウェアを用いて発生するための、位相累算器型の直接デジタル周波数シンセサイザ用位相累算装置を提供する。【構成】本発明の一実施例によれば、位相累算器部分を2つの部分に分割することにより、通常の10進-2進間の非互換性が克服される。第1の部分は所望の周波数の最上位部分に割り当てられ、他の部分は所望の周波数の残りの部分に割り当てられる。2つの部分は異なる算術モジュラスを有する。通常、第1の部分のモジュラスは2のべき乗であり、第2の部分のモジュラスは2のべき乗を除いた整数である。クロック信号は10進数で定義される。

請求項（抜粋）：

最上位部分と最下位部分とを有する位相インクリメント入力と、最上位部分と最下位部分とを有する合成出力と、10進法で定義された基準信号に結合された基準入力と、前記位相インクリメント入力の前記最上位部分に結合された入力と、前記合成出力の前記最上位部分に結合された出力と、桁上げ入力と、前記基準入力に結合されたクロック入力とを有する第1位相累算手段と、前記位相インクリメント入力の前記最下位部分に結合された入力と、前記合成出力の前記最下位部分に結合された出力と、前記第1位相累算手段の前記桁上げ入力に結合された桁上げ出力と、前記基準入力に結合されたクロック入力とを有する第2位相累算手段と、を備えて成り、前記第1位相累算手段は第1算術モジュラスを有し、前記第2位相累算手段は第2算術モジュラスを有していることを特徴とする位相累算装置。

引用特許：

審査官引用 (4件)

特開昭62-196918
特開昭58-088905
特開昭62-196918

全件表示

前のページに戻る