特許

J-GLOBAL ID：200903048719883476

多値不揮発性半導体記憶装置

発明者： 眞邊 由起子 ,  奥山 幸祐 ,  大内 智彦 ,  竹内 隆
出願人/特許権者： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
代理人 (1件)： 大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2000-232657
公開番号（公開出願番号）：特開2002-050703
出願日： 2000年08月01日
公開日（公表日）： 2002年02月15日
要約：

【要約】【課題】 コントロールゲート電極の両側壁にフローティングゲート電極を形成したMOSFETを記憶素子とする不揮発性半導体記憶装置において、書込み、消去特性を向上させるとともに、読出し特性を向上させる。【解決手段】 コントロールゲート電極(122)の一部をその両側壁にあるフローティングゲート電極(124a,124b)の上方へ延設させて覆うように形成した。また、フローティングゲート電極(122)の外側境界に合わせてソース、ドレイン領域(126a,126b)を形成し、2つのフローティングゲート電極にそれぞれ別個に電荷を注入できるように構成した。

請求項（抜粋）：

半導体基板上に絶縁膜を介して形成されたコントロールゲート電極と、該コントロールゲート電極を挟んでその両側に絶縁膜を介して形成された一対のフローティングゲート電極と、上記半導体基板表面の上記フローティングゲートの下方からその外側にかけてそれぞれ形成された一対の半導体領域からなるソース領域およびドレイン領域とを有し、上記コントロールゲート電極の上部両端から、上記フローティングゲート電極の上方に向かって上記フローティングゲート電極を覆うようにひさし状電極部が形成されてなり、上記フローティングゲート電極の蓄積電荷の過多により多値の情報を記憶するように構成された記憶素子を備えていることを特徴とする多値不揮発性半導体記憶装置。

IPC (5件)：

H01L 21/8247 ,  H01L 27/115 ,  H01L 27/10 481 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 481 ,  H01L 27/10 434 ,  H01L 29/78 371

Fターム (47件)：

5F001AA21 ,  5F001AA32 ,  5F001AA34 ,  5F001AA43 ,  5F001AA63 ,  5F001AB02 ,  5F001AB03 ,  5F001AD12 ,  5F001AD52 ,  5F001AD61 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AF20 ,  5F001AG07 ,  5F001AG40 ,  5F083EP09 ,  5F083EP13 ,  5F083EP14 ,  5F083EP15 ,  5F083EP22 ,  5F083EP24 ,  5F083EP27 ,  5F083ER02 ,  5F083ER05 ,  5F083ER06 ,  5F083ER15 ,  5F083ER16 ,  5F083ER30 ,  5F083GA22 ,  5F083JA19 ,  5F083LA03 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083LA09 ,  5F083PR29 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR46 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083PR56 ,  5F083ZA13 ,  5F083ZA21