特許

J-GLOBAL ID：200903048724305111

半導体装置およびその製造方法

発明者： 奥平 智仁
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-316597
公開番号（公開出願番号）：特開2001-135799
出願日： 1999年11月08日
公開日（公表日）： 2001年05月18日
要約：

【要約】【課題】 スタックトキャパシタを有した半導体装置において、プロセスの過程で生じたダメージを回復するために水素アニールを行っても、水素アニールによる特性劣化を生じない半導体装置およびその製造方法を提供する。【解決手段】 ストレージノード電極SN2はプラグ6上にそれぞれ設けられ、複数のストレージノード電極SN2の上部を覆うようにBSTで構成される誘電体膜8が全面的に配設されている。そして、誘電体膜8を覆うように白金で構成された第1導電層91が配設され、さらに第1導電層91を全面的に覆うように、TiNで構成された第2導電層92が配設され、両者でストレージノード電極に対する対向電極90を構成している。

請求項（抜粋）：

下地層の上に形成され、下部電極と、強誘電体膜と、上部電極とを有するキャパシタを複数備えた半導体装置であって、前記強誘電体膜は前記下部電極の上部および側面と、前記複数のキャパシタ間の前記下地層上を覆うように配設され、前記上部電極は、少なくとも前記下部電極の上部および側面の前記強誘電体膜を覆う第1導電層と、前記第1導電層の上部および側面を覆うとともに、前記複数のキャパシタ間の前記強誘電体膜上部に配設される第2導電層と、を備える半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 451

FI (3件)：

H01L 27/10 451 ,  H01L 27/10 621 B ,  H01L 27/10 651

Fターム (26件)：

5F083AD43 ,  5F083AD48 ,  5F083AD49 ,  5F083AD51 ,  5F083AD54 ,  5F083FR02 ,  5F083JA06 ,  5F083JA14 ,  5F083JA15 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR09 ,  5F083PR18 ,  5F083PR21 ,  5F083PR22 ,  5F083PR33 ,  5F083PR43 ,  5F083PR53 ,  5F083ZA01