特許

J-GLOBAL ID：200903048736569092

インターリーブ・データ処理装置

発明者： 相沢 雅己 ,  沖田 茂
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-062502
公開番号（公開出願番号）：特開平8-265177
出願日： 1995年03月22日
公開日（公表日）： 1996年10月11日
要約：

【要約】【目的】極めて小規模の回路でコンボリューショナル・インターリーブ/デインターリーブを実現する装置を得る。【構成】アドレス発生回路103aから出力される読み出しアドレスと書き込みアドレス発生は、アドレスセレクタ103bにより選択されRAM103cのアドレス指定部に入力される。データセレクタ103dは、入力データと前記RAMからの出力データとを選択する。前記読み出しアドレス及び書き込みアドレス及び、前記データセレクタは所定の規則に従って制御され、出力部にはインターリーブ又はデインターリーブ処理された出力を得る。

請求項（抜粋）：

読み出しアドレスを発生する読み出しアドレス発生回路と、書き込みアドレスを発生する書き込みアドレス発生回路と、前記読み出しアドレスと書き込みアドレスを選択するアドレスセレクタと、前記アドレスセレクタにより選択されたアドレスがアドレス指定部に入力され、データ入力部に入力データが入力されるランダムアクセスメモリと前記入力部の入力データと前記ランダムアクセスメモリからの出力データとを選択するデータセレクタと、前記読み出しアドレス及び書き込みアドレスと、前記データセレクタとを所定の規則に従って制御する手段とを有し、前記データセレクタ出力部にはインターリーブ又はデインターリーブ処理された出力を得ることを特徴としたインターリーブ・データ処理装置。

IPC (2件)：

H03M 13/22 ,  G11C 7/00 311

FI (2件)：

H03M 13/22 ,  G11C 7/00 311 F