特許

J-GLOBAL ID：200903048737252963

半導体デバイスの製造方法及び半導体デバイス

発明者： 五十嵐 淳一 ,  皆川 俊一 ,  目黒 健
出願人/特許権者： 日立電線株式会社
代理人 (1件)： 絹谷 信雄
公報種別：公開公報
出願番号（国際出願番号）：特願平11-321248
公開番号（公開出願番号）：特開2001-144018
出願日： 1999年11月11日
公開日（公表日）： 2001年05月25日
要約：

【要約】【課題】 特性の劣化を防止した半導体デバイスの製造方法及び半導体デバイスを提供する。【解決手段】 半絶縁性のGaAs基板1を反応管内で加熱し、GaAs基板1上に III族元素とV族元素との化合物を気相エピタキシャル成長法により成長させる際、目的とするエピタキシャル層の成長を行う直前に酸素を反応管内に導入することにより、硫酸エッチングでは除去しきれない残留Si不純物を不活性化する。この結果、GaAs基板1とバッファ層2との間におけるリーク電流が低減され、半導体デバイスの特性の劣化が防止される。

請求項（抜粋）：

半絶縁性のGaAs基板を反応管内で加熱し、該GaAs基板上に III族元素とV族元素との化合物を気相エピタキシャル成長法により成長させる際、目的とするエピタキシャル層の成長を行う直前に酸素を上記反応管内に導入することを特徴とする半導体デバイスの製造方法。

Fターム (20件)：

5F045AB10 ,  5F045AB17 ,  5F045AC11 ,  5F045AC19 ,  5F045AD07 ,  5F045AD08 ,  5F045AD09 ,  5F045AD10 ,  5F045AD11 ,  5F045AD12 ,  5F045AE23 ,  5F045AE25 ,  5F045AE30 ,  5F045AF04 ,  5F045BB05 ,  5F045BB16 ,  5F045CA07 ,  5F045DA53 ,  5F045EE18 ,  5F045HA04