特許

J-GLOBAL ID：200903048779157545

サイクル終了モニタ付きのバス・コントローラ

発明者： ガーネット,ポール・ジェイ
出願人/特許権者： サン・マイクロシステムズ・インコーポレーテッド
代理人 (1件)： 山川 政樹
公報種別：公表公報
出願番号（国際出願番号）：特願2000-555174
公開番号（公開出願番号）：特表2002-518745
出願日： 1999年06月10日
公開日（公表日）： 2002年06月25日
要約：

【要約】コンピュータ・システム用のバス・コントローラである。本コントローラは、それぞれがコンピュータ・システムのバスに接続されている第1のコンポーネントおよび第2のコンポーネントの間でリクエスト信号および応答信号をモニタするためのモニタと、このモニタにより制御を受けて、第1および第2のコンポーネントのうちの1つからのリクエストに関して、このリクエストに対する応答が予め定めた時間内に発生していない場合にはこれを終了させるためのターミネータとを備えている。

請求項（抜粋）：

バスと、第1のコンポーネントと、第2のコンポーネントとを含み、前記第1および第2のコンポーネントはデータ転送動作を実行するために前記バスを介して相互結合されており、前記データ転送動作は第1および第2のコンポーネントの間でのリクエスト信号および応答信号のやり取りにより起動され、かつリクエスト信号を発したコンポーネントは応答信号を受信した時点でデータ転送を行うように動作可能であるコンピュータ・システムのためのバス制御メカニズムであって、 バスをディスエイブルするように選択的に動作可能なスイッチと、 フェイク応答信号を発生させるように選択的に動作可能なフェイク応答発生器と、 コンポーネント間でやり取りされるリクエスト信号および応答信号をモニタし、特定のリクエスト信号に続く予め定めた時間内に対応する応答信号が発生しない状況の場合には、前記スイッチによりバスをディスエイブルにさせ、前記フェイク応答発生器により前記データ転送動作を終了させるために特定のリクエスト信号を発したコンポーネントに対しフェイク応答信号を発生させるように動作可能なコントローラと、 を備えるバス制御メカニズム。

IPC (2件)：

G06F 13/00 301 ,  G06F 13/38 330

FI (2件)：

G06F 13/00 301 A ,  G06F 13/38 330 Z

Fターム (10件)：

5B077NN08 ,  5B083AA05 ,  5B083BB03 ,  5B083CC09 ,  5B083CD09 ,  5B083CD11 ,  5B083CE01 ,  5B083DD09 ,  5B083DD13 ,  5B083GG04