特許
J-GLOBAL ID：200903048810139119
キャッシュメモリを用いた排他制御システム
発明者：
出願人/特許権者：
代理人 (1件)：
磯村 雅俊
公報種別：公開公報
出願番号（国際出願番号）：特願平5-055277
公開番号（公開出願番号）：特開平6-266620
出願日： 1993年03月16日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】 マルチタスク処理における排他制御を効率良く行ない、共通データの無矛盾性の保証性能と、処理ユニットの実効的な性能とを向上させる。【構成】 メインメモリのブロック単位のデータを各エントリに格納し、このエントリを介して、マルチタスク処理を行なう処理ユニットからのアクセスに対応するデータの転送制御と排他制御を行なうキャッシュメモリにおいて、エントリに格納されているブロックを排他制御の対象として設定した処理ユニットの各タスクの識別情報を登録するタスク識別情報登録部を、エントリごとに設ける構成とし、タスク単位で、エントリに格納されているブロックの排他制御、および、この排他制御の設定と解除を行なう。
請求項（抜粋）：
タスクを分割して並列に処理する処理ユニットがアクセスするメインメモリに格納されているブロック単位のデータを、各エントリに格納し、該エントリを介して、上記処理ユニットからのアクセスに対するデータの転送制御を行なうと共に、上記処理ユニットで並列に処理される複数のタスクからの同一のエントリへのアクセスを制御してデータの矛盾を回避する排他制御を行なうキャッシュメモリにおいて、上記排他制御のために、上記エントリに、上記処理ユニットで並列に処理される各タスクの識別情報を登録するタスク識別情報登録手段と、上記エントリに格納されているブロックに対する排他制御情報を登録する排他制御情報登録手段を、上記エントリごとに設け、タスク単位で、上記エントリに格納されているブロックの排他制御、および、該排他制御の設定と解除を行なうことを特徴とするキャッシュメモリを用いた排他制御システム。
IPC (3件)：
G06F 12/08 310
, G06F 9/46 340
, G06F 12/00 572
