特許
J-GLOBAL ID：200903048866155923
ヘテロ接合バイポーラトランジスタ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-217621
公開番号（公開出願番号）：特開平8-083806
出願日： 1994年09月12日
公開日（公表日）： 1996年03月26日
要約：
【要約】【目的】 長寿命、高信頼性かつ高速動作のダブルヘテロ構造HBTの新規な構造を提供する。【構成】 ダブルヘテロ構造HBTのベース領域中に量子井戸を形成すべくベース幅WB を薄くし、その電子の第1励起状態のエネルギー準位を利用してコレクタ輸送効率を改善している。また、トンネル注入によりエミッタ注入効率、コレクタ輸送効率を改善するようにベース領域近傍のエミッタ層、ベース層にプレーナドープ層を形成している。さらに多層構造を用いた歪みベース構造を提案する。
請求項（抜粋）：
半導体基板上に形成された第1導電型の第1の半導体層と、該第1の半導体層の上部に形成された第1又は第2導電型のいずれかの第2の半導体層と、該第2の半導体層の上部に形成された第2導電型の第3の半導体層と、該第3の半導体層の上部に形成された第1導電型の第4の半導体層と、該第4の半導体層の上部に形成された第1導電型の第5の半導体層とを少なく共具備し、該第3の半導体層の禁制帯幅は、該第2および第4の半導体層の禁制帯幅よりも小さく、かつ該第3の半導体層の厚みが、該第3の半導体層と該第2および第4の半導体層との格子定数の差に起因する応力によって少なく共第2,第3または第4の半導体層のいずれかに転位が発生する臨界膜厚以下であり、該第1および第2の半導体層をコレクタ領域、該第3の半導体層をベース領域、該第4および第5の半導体層をエミッタ領域とする半導体装置であって、該第3の半導体層の厚みが5〜15nmであって、該第3の半導体層における電子の第1励起状態のエネルギーが該第2の半導体層の伝導帯から0.05eV以下の範囲にあることを特徴とするヘテロ接合バイポーラトランジスタ。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 29/205
