特許
J-GLOBAL ID：200903048869621100
画像形成装置
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
荒船 博司
公報種別：公開公報
出願番号（国際出願番号）：特願2004-018340
公開番号（公開出願番号）：特開2005-215034
出願日： 2004年01月27日
公開日（公表日）： 2005年08月11日
要約：
【課題】安価な低処理能力のサブCPUを用いて、処理能力に破綻をきたすことなく多機能な処理を実現する。【解決手段】画像形成装置全体を管理するメインCPU11aと、光学系、紙搬送系、定着器等の各部分を制御するサブCPU11cとがシリアル通信により接続される制御回路1において、メインCPU11aからサブCPU11cに煩雑な処理を伴う要求が発行された場合、メインCPU11aは、定期的に発行される他の要求の発行頻度を通常よりも低減させる。そして、サブCPU11cにおいて煩雑な処理が終了したことを受信すると、メインCPU11aは、定期的に発行される他の要求の発行頻度を通常の発行頻度となるように制御する。【選択図】図1
請求項（抜粋）：
画像形成装置を制御するための要求を発行するメインCPU(Central Processing Unit)と、メインCPUから発行される要求に応じて処理を実行するサブCPUとがシリアル通信により接続される画像形成装置であって、
前記メインCPUは、前記サブCPUに発行する要求に応じて、他の要求の発行頻度を増減させる制御を行うことを特徴とする画像形成装置。
IPC (3件)：
G03G21/00
, B41J29/38
, H04N1/00
G03G21/00 370
, B41J29/38 Z
, H04N1/00 C
2C061AQ06
, 2C061HJ10
, 2C061HK11
, 2H027DA50
, 2H027ED04
, 2H027EE10
, 2H027EF09
, 5C062AA02
, 5C062AA05
, 5C062AB41
, 5C062AE15
