システムクロック切替え回路

発明者：
出願人/特許権者：
代理人 (1件)：中島司朗
公報種別：公開公報
出願番号（国際出願番号）：特願平7-252781
公開番号（公開出願番号）：特開平9-097121
出願日： 1995年09月29日
公開日（公表日）： 1997年04月08日
要約：

【要約】【目的】電源投入時以外のリセット時に、低速クロック信号による低速動作モードで動作が開始されるようにし、保証電源電圧以下である場合の高速動作モードへの移行をなくすことにより、システムの誤動作の生じにくいシステムクロック切替え回路を提供する。【構成】電源電圧モニター電圧209を、リセット信号102をクロック入力としてD-フリップフロップ20にラッチする際に、電源投入時のリセット後はローレベルの信号を出力し、電源投入時以外のリセット後はハイレベルの信号を出力するようにして、高速クロック信号の分周信号106と低速クロック信号107との間で低速動作モード時のシステムクロックの切替えを行う。

請求項（抜粋）：

低速クロック信号で動作する低速動作モードと、高速クロック信号で動作する高速動作モードとを有し、リセット直後は低速動作モードで動作を開始するCPUに、複数のクロック信号を切り替えて供給するシステムクロック切替え回路であって、リセットが発生したときの電源電圧を検知することにより、電源投入時のリセットであるか、それ以外のリセットであるかを識別する識別手段と、電源投入時のリセットであると識別された場合には、高速クロック信号を分周して得られる分周信号を選択し、それ以外のリセットであると識別された場合には低速クロック信号を選択して、CPUに低速動作モード用システムクロック信号として供給する選択手段とを備えることを特徴とするシステムクロック切替え回路。

IPC (2件)：

G06F 1/04 301 , G06F 1/06

FI (2件)：

G06F 1/04 301 B , G06F 1/04 310 A

前のページに戻る