特許

J-GLOBAL ID：200903048883256121

半導体装置およびその製造方法

発明者： 山口 泰男
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-286921
公開番号（公開出願番号）：特開2003-100749
出願日： 2001年09月20日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 微細化を損なうことなく、抵抗素子の放熱特性を向上させる。【解決手段】 半導体基板1の主面に選択的に形成された分離絶縁膜4の上に抵抗体層5が形成されている。抵抗体層5を覆う層間絶縁膜7には、埋め込み配線の形態で、プラグ9,19が埋設されている。プラグ9,19は、抵抗体層5の端部と層間絶縁膜7の上の配線層8,18とを接続するだけでなく、抵抗体層5の端部と半導体基板1の主面とを同時に接続する。

請求項（抜粋）：

主面を有する半導体基板と、前記主面に選択的に形成された分離絶縁膜と、前記分離絶縁膜の上に形成された抵抗体層と、前記半導体基板、前記分離絶縁膜、および前記抵抗体層を覆う層間絶縁膜と、前記層間絶縁膜の上に配設された第1および第2配線層と、前記層間絶縁膜に選択的に埋設され、前記第1配線層に上端が接続され、前記抵抗体層の一端と前記半導体基板の前記主面のうちの前記分離絶縁膜に隣接する部分とに下端が接続され、前記主面に沿った断面形状が長方形であって、その長辺が前記抵抗体層の前記一端と他端とを結ぶ主方向に沿い、当該主方向に直交する方向に短辺が沿っている、導電性の第1プラグと、前記層間絶縁膜に選択的に埋設され、前記第2配線層に上端が接続され、前記抵抗体層の他端に下端が接続された導電性の第2プラグと、を備える半導体装置。

IPC (4件)：

H01L 21/3205 ,  H01L 21/768 ,  H01L 21/822 ,  H01L 27/04

FI (3件)：

H01L 21/88 S ,  H01L 21/90 D ,  H01L 27/04 P

Fターム (32件)：

5F033HH09 ,  5F033JJ11 ,  5F033JJ16 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ38 ,  5F033KK01 ,  5F033MM01 ,  5F033NN07 ,  5F033NN34 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR06 ,  5F033RR15 ,  5F033SS12 ,  5F033SS13 ,  5F033TT02 ,  5F033TT06 ,  5F033VV09 ,  5F033XX05 ,  5F033XX22 ,  5F038AR09 ,  5F038AR13 ,  5F038AR28 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20