特許

J-GLOBAL ID：200903048896484263

冗長回路

発明者： 関 照夫 ,  伊藤 栄作
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-060155
公開番号（公開出願番号）：特開平5-267466
出願日： 1992年03月17日
公開日（公表日）： 1993年10月15日
要約：

【要約】【目的】本発明は冗長回路のヒューズ未切断時に高電位側電源から低電位側電源に流れる直流電流を遮断して消費電力を低減することを目的とする。【構成】CMOSインバータ回路3fの電源供給ノードDにヒューズFを介して電源Vccが接続され、CMOSインバータ回路3fにアドレス選択信号ASが入力されてその出力信号OUT1が通常アドレスデコーダ4に出力され、アドレス選択信号ASがスイッチ回路Tr4を介して冗長アドレスデコーダ5に出力信号OUT2として出力され、スイッチ回路Tr4は前記電源供給ノードDに電源Vccが供給されている状態では開路され、電源供給ノードDに電源Vccが供給されていない状態では閉路されるように構成する。

請求項（抜粋）：

CMOSインバータ回路(3f)の電源供給ノード(D)にヒューズ(F)を介して電源(Vcc)を接続し、前記CMOSインバータ回路(3f)にアドレス選択信号(AS)を入力してその出力信号(OUT1)を通常アドレスデコーダ(4)に出力し、前記アドレス選択信号(AS)をスイッチ回路(Tr4)を介して冗長アドレスデコーダ(5)に出力信号(OUT2)として出力し、前記スイッチ回路(Tr4)は前記電源供給ノード(D)に電源(Vcc)が供給されている状態では開路し、前記電源供給ノード(D)に電源(Vcc)が供給されていない状態では閉路する構成としたことを特徴とする冗長回路。

IPC (4件)：

H01L 21/82 ,  G11C 29/00 301 ,  H01L 27/04 ,  H01L 27/10 481