特許

J-GLOBAL ID：200903048901151723

マイクロコンピュータ

発明者： 岡山 幸子 ,  片寄 強
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 藤巻 正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平3-314983
公開番号（公開出願番号）：特開平5-257751
出願日： 1991年11月28日
公開日（公表日）： 1993年10月08日
要約：

【要約】【目的】 プログラムの暴走があって、本来期待されないSTOP命令が実行されてもウォッチドックタイマが停止することなく、システムの異常を検出できるマイクロコンピュータを提供する。さらに、異常を検出した時点で、システムの異常に対処できるマイクロコンピュータを提供する。【構成】 CPU1と、割込み制御回路2と、クロック発生回路3と、スタンバイ制御回路5aと、ウォッチドッグタイマ6とを有する。そして、ウォッチドッグタイマ6のカウント値をクリアする命令の直後にSTOP命令が実行されたことを記憶する記憶回路と、前記記憶回路の内容とスタンバイ状態を起動させる信号とのレベルを比較する手段と、前記比較手段の結果が一致するときはスタンバイ状態に入り、一致しないときは割込み処理を要求する手段とを備えている。

請求項（抜粋）：

中央処理装置と、割込みを制御する割込み制御回路と、システム全体にシステムクロックを供給するクロック発生回路と、低消費電力を実現するためのスタンバイ制御回路と、ウォッチドッグタイマとを有するマイクロコンピュータにおいて、ウォッチドッグタイマのカウント値をクリアする命令の直後にSTOP命令が実行したことを記憶する記憶回路と、前記記憶回路の内容とスタンバイ状態を起動させる信号とのレベルを比較する手段と、前記比較手段の結果が一致するときはスタンバイ状態に入り、一致しないときは割込み処理を要求する手段とを備えたことを特徴とするマイクロコンピュータ。

IPC (3件)：

G06F 11/30 310 ,  G06F 15/78 510 ,  G06F 15/78