特許
J-GLOBAL ID：200903048921390856
ラッチ出力付メモリ
発明者：
出願人/特許権者：
代理人 (1件)：
西山 善章 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-275930
公開番号（公開出願番号）：特開平8-031181
出願日： 1993年10月08日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 RAMのアクセス時間の改善を提供し、またRAMの出力ホールド時間の改善を提供する。【構成】 現在利用可能なRAMの多くの形式では、RAMに印加したアドレスが変化するとRAMの出力線上のデータが変化する(または少なくとも有効性が保証され無くなる)可能性がある。本発明はこのようなアドレス変化が発生した後でもデータの有効性を保持するものである。 本発明の1つの態様において、ランダムアクセスメモリ(RAM)は出力にデータを供給する。RAMが新しいデータを提供しこれによりラッチを上書きするまでラッチは出力にデータを保持する。
請求項（抜粋）：
複数のメモリセルを含みまた選択したセルからデータを取り出してこれを出力線に提供するようなランダムアクセスメモリ(RAM)において、新しいデータで上書きされるまで前記出力線上にデータを保持するためのラッチを含むことを特徴とするラッチ出力付メモリ。
IPC (2件)：
G11C 11/417
, G11C 11/409
G11C 11/34 305
, G11C 11/34 354 A
