特許
J-GLOBAL ID：200903048954341885
半導体装置の入力保護回路
発明者：
出願人/特許権者：
代理人 (1件)：
加藤 朝道
公報種別：公開公報
出願番号（国際出願番号）：特願平7-046487
公開番号（公開出願番号）：特開平8-222643
出願日： 1995年02月10日
公開日（公表日）： 1996年08月30日
要約：
【要約】【目的】パターンサイズが小面積で済み、ゲート酸化膜破壊に強い信頼性の高い入力保護回路を提供する。【構成】PチャネルMOSFETのソースを入力端子に、ドレインをNチャネルMOSFETのドレインに、ゲートを該PチャネルMOSFETのドレインに接続し、該NチャネルMOSFETのソースおよびゲートをグラウンドと接続した構成の入力保護回路。
請求項（抜粋）：
外部入力端子と入力保護用トランジスタとの間に挿入される負荷抵抗をPチャネルMOSトランジスタのオン抵抗で構成したことを特徴とする半導体装置の入力保護回路。
IPC (6件)：
H01L 21/8238
, H01L 27/092
, H01L 27/04
, H01L 21/822
, H01L 29/78
, H05F 3/02
H01L 27/08 321 H
, H05F 3/02 L
, H01L 27/04 H
, H01L 29/78 301 K
