特許
J-GLOBAL ID：200903048977887532
薄膜トランジスタの製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小森 久夫
公報種別：公開公報
出願番号（国際出願番号）：特願平3-218723
公開番号（公開出願番号）：特開平5-055578
出願日： 1991年08月29日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】絶縁層を形成する場合に、容易、かつ、再現性良く絶縁体をエッチング加工する。【構成】島状パターンの最上層に高濃度に不純物Aをドープした非晶質シリコンからなる第1ゲート電極用薄膜を設け、この上に側面絶縁膜を形成した後、エッチングにより島状パターンの側面部以外の側面絶縁膜を除去する。この際、エッチングガス中の前記不純物Aの量を検知してエッチングを終了させる。
請求項（抜粋）：
絶縁性基板上に半導体層、ゲート絶縁膜、および、高濃度に不純物Aをドープした非晶質シリコンからなる第1ゲート電極用薄膜、を順次成膜して積層膜を形成する工程と、前記積層膜の薄膜トランジスタ形成部分以外を除去することで前記積層膜の島状パターンを形成する工程と、前記島状パターンの側面に側面絶縁膜を形成する工程と、パターンエッチングにより前記島状パターンの側面部以外の側面絶縁膜を除去し、この際、エッチングガス中の前記不純物Aの量を検知してエッチングを終了させる工程と、前記島状パターン上に前記第1ゲート電極用薄膜と同一組成の第2ゲート電極用薄膜を成膜する工程と、同一レジストパターンを用いた第1ゲート電極用薄膜および第2ゲート電極用薄膜のエッチングによりゲート電極膜に形成する工程と、ゲート電極膜の非晶質シリコンを結晶化アニールする工程と、を備えてなる薄膜トランジスタの製造方法。
IPC (3件)：
H01L 29/784
, H01L 21/302
, H01L 27/12
