半導体集積回路装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：長谷川文廣
公報種別：公開公報
出願番号（国際出願番号）：特願2000-293611
公開番号（公開出願番号）：特開2002-110989
出願日： 2000年09月27日
公開日（公表日）： 2002年04月12日
要約：

【要約】 (修正有)【課題】 ULSIに有用なショットキー・トンネル接合を利用した電界効果型トランジスタ(ショットキー障壁型MOS FET )において、ON動作時のトンネル抵抗およびドレイン端の抵抗を小さくする。【解決手段】イオン注入によりゲルマニウムをソース/ドレイン領域に導入して熱アニール処理によりSi・Ge混晶19を形成し、その後金属シリサイド化20を行なって、ソース/ドレイン端にSi・Ge混晶領域を設ける。Si・Ge混晶のバンドギャップは、Si単体よりも小さくて、電子/正孔障壁が縮小されるので、ON動作時のトンネル抵抗及びドレイン端の抵抗が大幅に低減される。

請求項（抜粋）：

基板上のシリコン層に形成された金属シリサイドのソース領域およびドレイン領域と、ソース領域とドレイン領域に挟まれたチャネル領域と、チャネル領域の上にゲート絶縁膜を介して設けられたゲート電極とを備え、上記ソース領域とドレイン領域の側端部にシリコン・ゲルマニュウム混晶領域を設けたことを特徴とするショットキー・トンネル接合を利用した電界効果型トランジスタを含む半導体集積回路装置。

IPC (6件)：

H01L 29/786 , H01L 21/265 , H01L 21/28 301 , H01L 29/872 , H01L 29/78 , H01L 21/336

FI (8件)：

H01L 21/28 301 S , H01L 29/78 616 V , H01L 21/265 Q , H01L 29/48 M , H01L 29/78 301 S , H01L 29/78 301 G , H01L 29/78 616 J , H01L 29/78 617 J

Fターム (61件)：

4M104AA09 , 4M104BB14 , 4M104BB18 , 4M104BB30 , 4M104CC03 , 4M104DD34 , 4M104DD37 , 4M104DD43 , 4M104DD65 , 4M104DD80 , 4M104DD82 , 4M104DD84 , 4M104DD88 , 4M104DD91 , 4M104EE14 , 4M104EE16 , 4M104FF40 , 4M104GG09 , 4M104HH20 , 5F040DA22 , 5F040DC01 , 5F040EC04 , 5F040ED03 , 5F040EF09 , 5F040EH02 , 5F040EH10 , 5F040FA02 , 5F040FA05 , 5F040FC15 , 5F040FC19 , 5F110AA03 , 5F110AA04 , 5F110BB03 , 5F110CC01 , 5F110DD05 , 5F110DD13 , 5F110EE01 , 5F110EE04 , 5F110EE05 , 5F110EE09 , 5F110EE14 , 5F110EE32 , 5F110EE50 , 5F110FF01 , 5F110GG02 , 5F110GG12 , 5F110HJ02 , 5F110HJ04 , 5F110HJ13 , 5F110HK05 , 5F110HK08 , 5F110HK39 , 5F110HK40 , 5F110NN02 , 5F110NN23 , 5F110NN34 , 5F110NN35 , 5F110QQ04 , 5F110QQ10 , 5F110QQ11 , 5F110QQ19

前のページに戻る