特許

J-GLOBAL ID：200903049051824916

多段論理最適化装置

発明者： 前田 直孝
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 井出 直孝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-153742
公開番号（公開出願番号）：特開平5-342302
出願日： 1992年06月12日
公開日（公表日）： 1993年12月24日
要約：

【要約】【目的】 多段論理回路の最適化を実現する手段において、回路面積の縮小および高速化の程度を高めることを目的とする。【構成】 面積コストおよび遅延コストの他に配線コストも加味する手段5を備えたことを特徴とする。

請求項（抜粋）：

与えられた入力端子への信号到着時刻および出力端子への信号要求時刻を含む制約条件を格納する制約条件入力手段と、最適化の対象になる多段論理回路の因子候補を列挙する因子候補列挙手段と、上記制約条件入力手段に格納された制約条件に基づき上記因子候補列挙手段で列挙された因子候補の面積コストおよび遅延コストを計算するコスト計算手段と、上記因子候補列挙手段で列挙された因子候補の内でトータルコストが最適な因子を決定する因子決定手段と、この因子決定手段で決定された因子が所定の閾値を超えるときにこの因子を採用する終了判定手段と、この終了判定手段で採用された因子を上記多段論理回路へ適用して回路構成を変更する因子代入手段とを備えた論理最適化装置において、上記因子候補列挙手段で列挙された因子候補のファンアウト数に基づき配線に関する面積コストおよびまたは遅延コストを計算し、この計算結果の和である配線コストに上記コスト計算手段で求まるコストを加算した結果をトータルコストとして生成する配線コスト計算手段を備えたことを特徴とする多段論理最適化装置。