特許

J-GLOBAL ID：200903049054677876

半導体装置、及びその製造方法

発明者： 塚田 安利
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 後藤 洋介 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-165583
公開番号（公開出願番号）：特開2000-003993
出願日： 1998年06月12日
公開日（公表日）： 2000年01月07日
要約：

【要約】【課題】 チップサイズの縮小化を図ること。【解決手段】 半導体チップの内部に埋め込まれた素子を有し、配線と半導体チップ内の素子9及び裏面電極12とを接続するための複数のスルーホール3を形成し、その後に、該スルーホール3内にメッキ配線を形成する。半導体基板1の裏面より、前記素子9並びにバイアホール11を形成する領域を選択的に前記スルーホール3内の配線が出るように前記半導体基板1をエッチングする。その後、裏面全面にをスパッタし、レジストを用いてパターニングしてメッキを施して配線を形成し、絶縁膜10を形成する。最後に前記絶縁膜10をエッチングして裏面電極12を施す。

請求項（抜粋）：

半導体チップを有し、該半導体チップは、素子と、該素子を接続した配線と、該素子及び該配線を設けた半導体基板とを含む半導体装置において、前記半導体チップの内部に前記素子が埋め込まれていることを特徴とする半導体装置。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/768 ,  H01L 21/338 ,  H01L 29/812

FI (3件)：

H01L 27/04 L ,  H01L 21/90 Z ,  H01L 29/80 U

Fターム (36件)：

5F033AA05 ,  5F033AA13 ,  5F033AA62 ,  5F033BA01 ,  5F033BA16 ,  5F033BA35 ,  5F033BA37 ,  5F033CA09 ,  5F033DA04 ,  5F033DA15 ,  5F033DA29 ,  5F033DA34 ,  5F033EA12 ,  5F033FA05 ,  5F038AC05 ,  5F038AC20 ,  5F038AR01 ,  5F038AR30 ,  5F038AV06 ,  5F038AZ04 ,  5F038BE07 ,  5F038CD05 ,  5F038CD18 ,  5F038EZ15 ,  5F038EZ20 ,  5F102FA10 ,  5F102GA15 ,  5F102GA16 ,  5F102GA17 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GV03 ,  5F102HC11 ,  5F102HC24

引用特許：

審査官引用 (1件)

• 集積回路及び製造方法
  公報種別：公開公報   出願番号：特願平7-224013   出願人：テキサスインスツルメンツインコーポレイテツド