特許

J-GLOBAL ID：200903049063862589

クロック位相調整装置

発明者： 桜井 康仁
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 西野 卓嗣
公報種別：公開公報
出願番号（国際出願番号）：特願平5-108328
公開番号（公開出願番号）：特開平6-324758
出願日： 1993年05月10日
公開日（公表日）： 1994年11月25日
要約：

【要約】【目的】 遅延回路を用いて各デジタル信号処理回路毎にクロックの位相を調相する作業をなくし、各デジタル信号処理回路に供給されるクロックが自動的に最適になるようにすることを目的とする。【構成】 テストパターン信号であるデジタル信号BとクロックDとを位相比較回路6で位相比較し、その位相差出力を平滑回路7で平滑する。そして、A/D変換回路8でデジタル信号に変換し、位相調整回路10を制御する。位相調整回路10は、デジタル信号Bと位相が一致するように位相制御を行う。その結果、デジタル信号Bと位相が一致したクロックDが得られる。

請求項（抜粋）：

複数のデジタル信号処理を行う回路基板から構成されているデジタル信号処理回路部と、上記デジタル信号処理回路部にクロックを供給するクロック発生手段と、上記クロック発生手段からのクロックの位相を調相するためのテストパターン信号を発生し、該テストパターン信号を上記デジタル信号処理回路部に供給するテストパターン信号発生手段と、上記テストパターン信号と上記クロックの位相を比較する位相比較手段と、上記位相比較手段の出力により上記クロック発生手段からのクロックの位相が調整され、その調整されたクロックをデジタル信号処理部に供給する位相調相手段とからなることを特徴とするクロック位相調整装置。

IPC (3件)：

G06F 1/12 ,  H04N 5/06 ,  H04N 5/14