特許
J-GLOBAL ID：200903049076856537
薄膜トランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-212086
公開番号（公開出願番号）：特開平5-053138
出願日： 1991年08月23日
公開日（公表日）： 1993年03月05日
要約：
【要約】【目的】 薄膜トランジスタに於いて、ゲート電極とソース及びドレイン領域との重なりである寄生容量を小さくして、高速化及び高性能化及び特性の均一化を実現し、ゲート電極として低抵抗の金属を用い、配線層を同時に形成する事に依って、簡単なプロセスで配線の低抵抗化を図り、高集積化を可能にする。【構成】 基板上に半導体層を形成しゲート絶縁膜層を形成し、レジストを塗布、パターニングし、それをマスクとしてソース及びドレイン領域を形成した後、異方性の絶縁膜を形成し、レジストを除去しリフトオフを行った後、ソース及びドレイン領域の活性化を行い、その後ゲート電極及び配線層を同時に形成する。
請求項（抜粋）：
絶縁基板上あるいは導体基板上に形成され、ソース及びドレイン領域とゲート絶縁膜とゲート電極とを具備する薄膜トランジスタに於いて、ゲート電極とソース及びドレイン領域との間に、ゲート絶縁膜より厚い絶縁膜を有し、かつゲート電極が金属薄膜で形成されている事を特徴とする薄膜トランジスタ。
IPC (4件)：
G02F 1/136 500
, G02F 1/1343
, H01L 27/12
, H01L 29/784
