特許
J-GLOBAL ID：200903049081547658
両面ゲート電界効果トランジスタ及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000556
公開番号（公開出願番号）：特開平5-183157
出願日： 1992年01月07日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】 両面ゲート電界効果トランジスタ及びその製造方法に係り,特に,基板張り合わせ工程を含む両面ゲート電界効果トランジスタ及びその製造方法に関し,不純物汚染のない両面ゲート電界効果トランジスタの提供を目的とする。【構成】 支持基板7と, 支持基板7に絶縁膜6aを介して張り合わされた素子基板8と,素子基板8の背面に背面ゲート絶縁膜3を介して配設された背面ゲート電極4と,素子基板8の表面に表面ゲート絶縁膜9を介して配設され,背面ゲート電極4と対向する表面ゲート電極10と,背面ゲート電極4及び表面ゲート電極10の両側の素子基板8に形成されたソース・ドレイン11, 12と,素子基板8の背面に背面ゲート電極4と溝5aを隔て,背面ゲート電極4と厚さが等しく,かつ背面ゲート絶縁膜3に形成された開孔3aを通じてソース・ドレイン11, 12に接続する導体膜のスペーサ51とを有する両面ゲート電界効果トランジスタにより構成する。
請求項（抜粋）：
支持基板(7) と,該支持基板(7) に絶縁膜(6a)を介して張り合わされた素子基板(8) と該素子基板(8) の背面に背面ゲート絶縁膜(3) を介して配設された背面ゲート電極(4) と,該素子基板(8) の表面に表面ゲート絶縁膜(9) を介して配設され,該背面ゲート電極(4) と対向する表面ゲート電極(10)と,該背面ゲート電極(4) 及び該表面ゲート電極(10)の両側の素子基板(8) に形成されたソース・ドレイン(11, 12)と,該素子基板(8) の背面に該背面ゲート電極(4) と溝(5a)を隔てて配設され,かつ該背面ゲート電極(4) と厚さが等しい導体膜のスペーサ(5) とを有することを特徴とする両面ゲート電界効果トランジスタ。
IPC (3件)：
H01L 29/784
, H01L 21/02
, H01L 27/12
H01L 29/78 301 G
, H01L 29/78 301 X
