特許

J-GLOBAL ID：200903049088521956

半導体装置の製法

発明者： 平出 誠治
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平8-042045
公開番号（公開出願番号）：特開平9-213957
出願日： 1996年02月05日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 LDD構造のMOS型トランジスタの製法において、簡単な工程で細線抵抗の低減と接合特性の悪化防止とを図る。【解決手段】 シリコン基板10の表面でフィールド絶縁膜12の素子孔内にゲート絶縁膜22を介してポリSi層及びTi層を順次に被着し、パターニングしてゲート用のポリSi層24及びTi層を得た後、膜12とゲート部とをマスクとする低濃度の不純物イオン注入、ゲート部の両側でのサイドスペーサ28a,28bの形成及び膜12とゲート部とをマスクとする高濃度の不純物イオン注入を順次に行なう。基板上面にTi層を被着した後シリサイド化熱処理を行なって厚いシリサイド層30gと薄いシリサイド層30s,30dとを得、未反応のTi層を除去する。層30g,30s,30dに低抵抗化熱処理を施した後注入不純物活性化熱処理を行なってソース領域32,36とドレイン領域34,38とを得る。

請求項（抜粋）：

シリコン基板の表面に素子孔を有するフィールド絶縁膜を形成する工程と、前記フィールド絶縁膜の素子孔内のシリコン表面上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜の上にポリシリコン及びシリサイド形成金属を順次に被着した後各々の被着層をゲートパターンに従ってパターニングしてポリシリコン層及び第1のシリサイド形成金属層を形成する工程と、前記フィールド絶縁膜と、前記ゲート絶縁膜、前記ポリシリコン層及び前記第1のシリサイド形成金属層の積層とをマスクとする不純物イオン注入処理により比較的低濃度のソース及びドレイン用のイオン注入領域を形成する工程と、前記ポリシリコン層及び前記第1のシリサイド形成金属層の積層において前記ソース及びドレイン用のイオン注入領域側の側部にそれぞれ第1及び第2のサイドスペーサを形成する工程と、前記フィールド絶縁膜と、前記ゲート絶縁膜、前記ポリシリコン層及び前記第1のシリサイド形成金属層の積層と、前記第1及び第2のサイドスペーサとをマスクとする不純物イオン注入処理により比較的高濃度のソース及びドレイン用のイオン注入領域を形成する工程と、前記第1のシリサイド形成金属層の表面と前記高濃度のソース及びドレイン用のイオン注入領域の表面とに接触するように前記フィールド絶縁膜と前記第1及び第2のサイドスペーサとを覆って第2のシリサイド形成金属層を形成する工程と、前記第1及び第2のシリサイド形成金属層と前記ポリシリコン層とを反応させ且つ前記第2のシリサイド形成金属層と前記高濃度のソース及びドレイン用のイオン注入領域とを反応させるようにシリサイド化のための熱処理を行なうことにより前記ポリシリコン層に重なる比較的厚い第1のシリサイド層と前記高濃度のソース及びドレイン用のイオン注入領域にそれぞれ重なる比較的薄い第2及び第3のシリサイド層を形成する工程と、前記熱処理の際にシリサイド化されなかった未反応のシリサイド形成金属を除去する工程と、前記第1乃至第3のシリサイド層に低抵抗化のための熱処理を施す工程と、前記低濃度のソース及びドレイン用のイオン注入領域と前記高濃度のソース及びドレイン用のイオン注入領域とに注入不純物の活性化のための熱処理を施すことにより比較的低濃度のソース及びドレイン領域と比較的高濃度のソース及びドレイン領域とを形成する工程とを含む半導体装置の製法。

IPC (4件)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 21/3205

FI (4件)：

H01L 29/78 301 Y ,  H01L 21/28 301 D ,  H01L 21/88 Q ,  H01L 29/78 301 L