特許
J-GLOBAL ID：200903049113080692
キャッシュシステム
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-532624
公開番号（公開出願番号）：特表平11-509356
出願日： 1998年01月29日
公開日（公表日）： 1999年08月17日
要約：
【要約】キャッシュメモリと、このキャッシュメモリ内のキャッシュ区画の1つまたは複数のセットを主メモリ内の項目のアドレスに依存して項目に割り当てるキャッシュ入れ替え機構とを含むキャッシュシステムが得られる。これは、ある項目のアドレスに、項目をロードできるキャッシュ区画を特定するために区画マスクを発生できるようにする特定のセレクタビットを含むことによって、説明した実施の形態の1つにおいて達成される。
請求項（抜粋）：
コンピュータのプロセッサが使用するために、コンピュータの主メモリからフェッチされた項目を保持するためのアドレス可能な複数の記憶場所をおのおの備えるキャッシュ区画のセットを有するキャッシュメモリと、 主メモリから項目をフェッチし、その項目をキャッシュメモリのアドレス可能な前記記憶場所の1つにロードするように構成されたキャッシュ入れ替え機構と、 キャッシュ入れ替え機構が、主メモリからフェッチされた各前記項目を、主メモリ内の前記項目のアドレスに依存して1つまたは複数の前記キャッシュ区画に割り当てるために動作できるように、項目をロードできるキャッシュ区画を特定する多重ビット区画マスクを、キャッシュすべき項目のアドレスに関連させられた区画セレクタから発生するキャッシュ区画マスク発生器と、を備えた、コンピュータのプロセッサと主メモリとの間で動作するキャッシュシステム。
FI (2件)：
G06F 12/08 W
, G06F 12/08 G
