特許

J-GLOBAL ID：200903049113527310

交差領域補助誘電体層を含む固体アレイ装置

発明者： ジョージ・エドワード・ポシン ,  ロバート・フォレスト・クワスニック ,  ロジャー・スティーブン・ソールズベリ
出願人/特許権者： ゼネラル・エレクトリック・カンパニイ
代理人 (1件)： 生沼 徳二
公報種別：公開公報
出願番号（国際出願番号）：特願平8-158726
公開番号（公開出願番号）：特開平9-107088
出願日： 1996年06月20日
公開日（公表日）： 1997年04月22日
要約：

【要約】【課題】 アドレス線の容量を低減してノイズを少なくした固体アレイ装置を提供する。【解決手段】 TFTスイッチング・トランジスタ130を有する複数の画素110と、複数の第1のアドレス線140と、マトリックスを構成するように第1のアドレス線に対してほぼ直交するようにそれぞれ配設され、それぞれの交差領域160において第1のアドレス線のそれぞれの上に延在している複数の第2の導電性アドレス線150と、画素のTFTの各々のチャンネル領域134に配設されるともとに、第1のアドレス線の上に配設されているTFTゲート誘電体層136と、第1および第2のアドレス線の間の交差領域に配設されているが、TFTチャンネル領域の上には延在しないように配設されている交差領域補助誘電体層170とを有する。

請求項（抜粋）：

基板上に配設された関連するそれぞれの薄膜トランジスタ(TFT)を有する複数の画素を含む固体アレイ装置において、当該アレイ装置の第1の層に配設された導電性材料で構成された複数の第1のアドレス線であって、前記画素のTFTのそれぞれに結合されている複数の第1のアドレス線と、当該アレイ装置の第2の層に配設され、前記画素のTFTのそれぞれに結合されている複数の第2の導電性アドレス線であって、該第2のアドレス線のそれぞれはマトリックスを構成するように前記第1のアドレス線のそれぞれに対してほぼ直交して配設されて、それぞれの交差領域において該第2のアドレス線のそれぞれが前記第1のアドレス線のそれぞれの上に重なっている複数の第2のアドレス線と、前記画素のTFTの各々のチャンネル領域に配設され、更に前記第1のアドレス線の上で且つ前記第2のアドレス線の下に配設されているTFTゲート誘電体層と、前記第1および第2のアドレス線の間のそれぞれの交差領域に配設されているが、前記TFTのチャンネル領域の上には延在しないように配設されている交差領域補助誘電体層とを有する固体アレイ装置。

IPC (3件)：

H01L 27/146 ,  H01L 21/768 ,  H04N 5/335

FI (3件)：

H01L 27/14 C ,  H04N 5/335 C ,  H01L 21/90 W