特許

J-GLOBAL ID：200903049145721312

半導体装置の製造方法

発明者： 上杉 宏之 ,  東本 正之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-049727
公開番号（公開出願番号）：特開平6-267973
出願日： 1993年03月11日
公開日（公表日）： 1994年09月22日
要約：

【要約】【目的】 Wポリサイドゲートを有する半導体装置の製造方法に関し、ゲート電極形成工程における閾値変動を防止することを目的とする。【構成】 燐のドープされたポリシリコン層5と該ポリシリコン層5上に積層されたタングステンシリサイド層6とよりなるタングステンポリサイド構造のゲート電極7を形成するに際して、該ポリシリコン層5上にタングステンシリサイド層6を化学気相成長手段により形成する工程、該タングステンシリサイド層6上に該ポリシリコン層5より高濃度に燐のドープされたアモーファス若しくはポリ構造の仮設シリコン層10を形成する工程、熱処理により、該タングステンシリサイド層6内に含まれる弗素9を優先的に該仮設シリコン層10内へ拡散させ該仮設シリコン層10内に固定せしめる工程、該熱処理が行われた後に該仮設シリコン層10を該タングステンシリサイド層6上より選択的に除去する工程を有するように構成する。

請求項（抜粋）：

燐のドープされたポリシリコン層と該ポリシリコン層上に積層されたタングステンシリサイド層とよりなるタングステンポリサイド構造のゲート電極を形成するに際して、該ポリシリコン層上にタングステンシリサイド層を化学気相成長手段により形成する工程、該タングステンシリサイド層上に該ポリシリコン層より高濃度に燐のドープされたアモーファス若しくはポリ構造の仮設シリコン層を形成する工程、熱処理により、該タングステンシリサイド層内に含まれる弗素を優先的に該仮設シリコン層内へ拡散させ該仮設シリコン層内に固定せしめる工程、該熱処理が行われた後に該仮設シリコン層を該タングステンシリサイド層上より選択的に除去する工程、を有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/28 301

FI (2件)：

H01L 29/78 301 P ,  H01L 29/78 301 G