特許

J-GLOBAL ID：200903049172743875

半導体装置における静電保護回路

発明者： 成田 薫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 西村 征生
公報種別：公開公報
出願番号（国際出願番号）：特願平8-319480
公開番号（公開出願番号）：特開平10-163433
出願日： 1996年11月29日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 静電保護回路の所期の能力を十分に発揮させ、半導体装置の信頼性を向上させる。【解決手段】 開示される半導体装置における静電保護回路は、P型半導体基板上にN+不純物拡散層222〜226が隣接して形成され、N+不純物拡散層222〜226とP型半導体基板とがバイポーラ動作を行うバイポーラトランジスタ形成領域24と、N+不純物拡散層222,226に対向して、P+不純物拡散層231〜234及びN+不純物拡散層221,227が交互に形成されたダイオード形成領域25a,25bと、N+不純物拡散層223,225及びP+不純物拡散層231〜234と接続された放電線27とを備え、N+不純物拡散層221,222,224,226,227がパッド26に接続されている。

請求項（抜粋）：

半導体基板上に3つ以上の奇数個の第1の不純物拡散層が所定間隔で隣接して形成され、前記第1の不純物拡散層と前記半導体基板とがバイポーラ動作を行うバイポーラトランジスタ形成領域と、前記バイポーラトランジスタ形成領域の両側に位置する前記第1の不純物拡散層に対向して、第2の不純物拡散層及び第1の不純物拡散層が右の順で交互に所定間隔で形成された第1及び第2のダイオード形成領域と、前記バイポーラトランジスタ形成領域内のエミッタを構成する第1の不純物拡散層と前記第1及び第2のダイオード形成領域内の第2の不純物拡散層、又は前記バイポーラトランジスタ形成領域内のコレクタを構成する第1の不純物拡散層と前記第1及び第2のダイオード形成領域内の第1の不純物拡散層のいずれかと接続された放電線とを備え、前記バイポーラトランジスタ形成領域内のエミッタ又はコレクタを構成する第1の不純物拡散層のうち、前記放電線に接続されない方と、前記第1及び第2のダイオード形成領域内の第1又は第2の不純物拡散層のうち、前記放電線に接続されない方が外部端子に接続されたことを特徴とする半導体装置における静電保護回路。

IPC (5件)：

H01L 27/06 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/331 ,  H01L 29/73

FI (3件)：

H01L 27/06 101 P ,  H01L 27/04 H ,  H01L 29/72