特許

J-GLOBAL ID：200903049226097346

半導体装置

発明者： 藤井 岳志
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-001326
公開番号（公開出願番号）：特開平11-204804
出願日： 1998年01月07日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】低コストで、逆回復特性およびサージ電流耐量が大きい、高耐圧のダイオードを得ること。【解決手段】n- 基板1の一方の表面層に高濃度のp+ 層2をイオン注入と熱拡散で形成し、p+ 層2に溝3を形成し、溝3の底面4はn- 基板1とp+ 層2で形成されるpn接合境界面5に達しない深さで、ダイオードの耐圧に相当した電圧を確保できるように、pn接合境界面5から伸びる空乏層の先端部が溝3の底面4に達しない深さとする。p+ 層2の表面、側面8および底面4にアノード電極9となる金属電極を形成し、n+ 層11の表面にカソード電極12となる金属電極を形成する。

請求項（抜粋）：

第1導電形半導体基板の一方の主面に第2導電形半導体層が形成され、他方の主面に高濃度の第1導電形半導体層が形成され、前記第2導電形半導体層内に所定の深さの溝が少なくとも一つ以上形成され、前記第2導電形半導体層の露出面に第1主電極が選択的に形成され、前記第1導電形半導体層表面に第2主電極が選択的に形成されることを特徴とする半導体装置。